Hello 大家好， 我是元存储~

主页：元存储的博客_CSDN博客-深入理解SSD:固态存储特性与实践,深入浅出SSD:固态存储原理与特性,深入理解Flash:闪存特性与实践领域博主

前言

NAND Flash凭借着其高特点、同时高收益低等特点大受热烈欢迎，是在于广的非易失储存方式媒介。以便达到销售特点要，患者想想大多数最简单的方法来增加通过NAND Flash的系统的特点， 这节企业给大家探讨认识点一下PCB高频电路板。家不断探索点一下在当中从Cache Program 是该怎样增加特点， 增加大不？

1. 提升效果

话少说， 先学大幅增加作用。Cache Program 相针对于简洁的 Page program ，吞吐率从 4.4MB/s 大幅增加到 4.8MB/s， 大幅增加了 9%.

会觉还非常好的就已经往上面探秘吧？

NAND Data register & Cache register

讲NAND Cache 控制前， 就不允许不愿提 根据的NAND 知识基础：Data Register 和 Cache Register

图. NAND 实物框架

Data register和Cache register结合然后和贮存阵列（memory cell array）相联，必要性即使加速IO buffers与贮存阵列彼此的读写操作步骤

Data register:统计资料显示寄存器，也叫page register(页寄存器)，每晚可能会停放几页的统计资料显示，和闪存导电介质互交的一款 寄存器，这款寄存器有自我的注册地扯，在的其他手冊中相关联注册地扯可能会的其他。

Cache register:缓冲区寄存器，也是存储几页数据库，是和Data register做出可视化交互的个寄存器，其也应具备着自身的地点。 社会信息从I/O和nand flash的交流互动行为往往的上是凭借寄存器中间实现的。

图 NAND Cache Register and Data Register 数据文件数据传输位置与如何延时 商品图片特征[4]

供应多四级的Cache register需要进行Cache读写经济模式，即在将Data register中的数值文件烧写道存贮阵列时，需要将数值文件拷贝Cache register，这需要急剧改善NandFlash的拷贝速度慢。[2]

Cache操作

在写其他page时，动态数据分析源从主要高速传输数据分析源到应对plane的cache再把全部整个cache读到物料(flash)中，读正好颠倒。而page register达到缓存的效应，在校生许多page时，当cache高速传输数据分析源同1个page动态数据分析源时，page register开始把下同1个page的动态数据分析源准备工作好。

*运行4g内存的刻录时期指的是page register到运行4g内存物料的时期，读一半多相对。

PROGRAM PAGE CACHE 时序

CMD Program的 NAND 强制性是CMD 0x80- CMD 0x15。强制性和基准的program 强制性愈来愈同类， 只把 CMD 0x10 替换成了 CMD 0x15. CACHE程序编写序真正上是标准规定的页程序编写序ftp系统下令的带减慢程序编写序方式，程序编写序逐渐是发部的SERIAL DATA INPUT(0x80)ftp系统下令，陆陆续续是五类具体地址时间间隔，并且 页的全部或部件资料显示显示，资料显示显示copy到CACHE寄存器，如果发部的CACHE WRITE(0x15)ftp系统下令。资料显示显示在WE#的增长沿锁存到资料显示显示寄存器，在这样的锁存这段时间，R/B#为低，锁存结尾之前，R/B#上升，程序编写序逐渐。

当R/B#提高最后，新的动态数值统计表格都可以进行发部另个个CACHE PROGRAM命令提示符来写进，R/B#恢复低的那时候由具体上的的代码源程序耗时间隔来把控好，首个次乘以动态数值统计表格从CACHE寄存器写进到动态数值统计表格寄存器必须要 的耗时间隔，最后，也只有动态数值统计表格寄存器的东西被代码源程序进阵列最后，CACHE寄存器才会锁存到动态数值统计表格寄存器，各种，已经的R/B#为低的具体上的该更长一系。

情况寄存器中反应CACHE R/B#的Bit6都可以采用READ STATUS命令提示符读出，要怎样选定那些时分，CACHE寄存器提供好使用新的数据源了。

模式寄存器中表现R/B#的Bit5能够 被咨询，以设定哪些之前特定和程序编写频次的真实阵列和程序编写完工。

如仅用到R/B#来来设定源程序能不达成，很源程序队列的第四整页一定要用到PROGRAM PAGE（0x10）来重复食用CACHE PROGRAM（0x15）。如CACHE PROGRAM指令总是都用到，模式寄存器的Bit5一定要当做来设定源程序能不结速。 当程序寄存器的bit6为1时，程序寄存器Bit0载入前一行的编写程序是好，某一PROGRAM进行操作的好原因的程序是：Bit5为“1”（筹备 好程序）时的Bit0程序 [1]

图. Page Program 和 Cache Program 时序教学片相对较。 如host 想结束 CMD Program, 只需要把到最后有一次的 NAND CMD 0x15 调成 0x10. 不一样的Page Size Cache Program性能方面相对较

图 Cache Program vs. Page Program (tR=25 us, tWC = 25 ns, x8 I/O) Cache Program 主要用于提高prorgam 的上行宽带流速，对应于规定的program， 在2KB page 提高25%， 而在 4KB page 提高 50%. 表明page 越大，提高的感觉好。4KB 的的感觉好是正因为读取的数据信息源量加倍了，而program 时，读取时高于数据信息源传递时。 tWC 越大， Cache Program 带动的贴现率越大。 分类 [1] NAND flash cache编程序_dengaoxin0873的网赚博客或网站-CSDN网赚博客或网站

[2] S5PV210体系结构与接口11：NandFlash & SD卡编程

S5PV210标准框架与接口标准11：NandFlash & SD卡程序语言_麦兜的专业学习点评的网易微博-CSDN网易微博

[3] 三星nand flash之TLC Program和nand flash结构的理解

三星手机nand flash之TLC Program和nand flash结构的的掌握_nand flash program_654654654654654的搜狐微博-CSDN搜狐微博 [4] Improving NAND Throughput with Two-Plane and Cache Operations //www.mxic.com.tw/Lists/ApplicationNote/Attachments/2117/AN0268V2-Improving%20NAND%20Throughput%20with%20Two-Plane%20and%20Cache%20Operations.pdf